AS4C128M8D3LC-12BCN

Alliance Memory
913-4C128M8D3LC12BCN
AS4C128M8D3LC-12BCN

Fabricante:

Descripción:
DRAM DDR3, 1G, 128M x 8, 1.35V, 78-ball BGA, 800MHz, (C-die), Commercial Temp - Tray

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 308

Existencias:
308 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
8 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Las cantidades superiores a 308 estarán sujetas a requisitos mínimos de pedido.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$7.30 $7.30
$6.79 $67.90
$6.58 $164.50
$6.43 $321.50
$6.27 $627.00
$5.81 $1,220.10

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR3L
1 Gbit
8 bit
800 MHz
FBGA-78
128 M x 8
225 ps
1.283 V
1.45 V
0 C
+ 95 C
Tray
Marca: Alliance Memory
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 210
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 72 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320299
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.