LTC6951IUHF-1#PBF

584-LTC6951IUHF-1PBF
LTC6951IUHF-1#PBF

Fabricante:

Descripción:
Sintetizador de reloj / depurador de fluctuación Ultralow Jitter Multi-Out Clock Synthesi

Ciclo de vida:
Obsoleto
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.
Mouser actualmente no vende este producto en su región.

Disponibilidad

Existencias:

Atributo del producto Valor de atributo Seleccionar atributo
Analog Devices Inc.
Categoría de producto: Sintetizador de reloj / depurador de fluctuación
Restricciones de envío:
 Mouser actualmente no vende este producto en su región.
RoHS:  
5 Output
2.7 GHz
CML, LVDS
QFN-40
425 MHz
3.15 V
5.25 V
- 40 C
+ 105 C
LTC6951
SMD/SMT
Tube
Marca: Analog Devices
Corriente de suministro operativa: 210 mA
Producto: Clock Synthesizers
Tipo de producto: Clock Synthesizers / Jitter Cleaners
Cantidad de empaque de fábrica: 52
Subcategoría: Clock & Timer ICs
Tipo: Low Jitter
Peso de la unidad: 102 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Códigos de cumplimiento
CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99
Clasificaciones de origen
País de origen:
Malasia
País de origen del ensamblaje:
No disponible
País de difusión:
No disponible
El país está sujeto a cambios en el momento del envío.

LTC695x Ultra-low Jitter Clock Synthesizers

Analog Devices Inc. LTC695x Ultra-low Jitter Clock Synthesizers offer designers clocking solutions that help maximize the data converter signal-to-noise ratio (SNR). The LTC695x Ultra-low Jitter Clock Synthesizers are easily synchronized using the Analog Devices synchronization programs. The EZSync™ multi-chip synchronization ensures consistent edge alignment across all outputs. ParallelSync™ multi-chip parallel synchronization allows designers to re-time the outputs of multiple ICs to the common reference clock. This process enables reference-aligned synchronization in the reference clock domain with an easy-to-meet nanosecond range setup and holds time requirements.