AD3421QRWERQ1

Texas Instruments
595-AD3421QRWERQ1
AD3421QRWERQ1

Fabricante:

Descripción:
Conversores analógicos a digitales - ADC Automotive quad-chan nel 12-bit 25-MSPS A 595-AD3421QRWETQ1

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
18 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 2000   Múltiples: 2000
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 2000)
$26.36 $52,720.00

Embalaje alternativo

N.º de artículo del Fabricante:
Embalaje:
Reel, Cut Tape, MouseReel
Disponibilidad:
En existencias
Precio:
$41.27
Mín.:
1

Producto similar

Texas Instruments AD3421QRWETQ1
Texas Instruments
Conversores analógicos a digitales - ADC Automotive quad-chan nel 12-bit 25-MSPS A 595-AD3421QRWERQ1

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Conversores analógicos a digitales - ADC
RoHS:  
ADC3421
SMD/SMT
VQFNP-56
12 bit
4 Channel
Serial
25 MS/s
Differential
Pipeline
1.8 V
1.8 V
68.9 dB
- 40 C
+ 125 C
Reel
Marca: Texas Instruments
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: Not Available
ENOB - Cantidad efectiva de bits: 11.1 bit
Error en ganancia: - 2 %/FSR
Sensibles a la humedad: Yes
Número de convertidores: 4 Converter
Tipo de salida: Digital
Consumo de energía: 177 mW
Producto: Analog to Digital Converters
Tipo de producto: ADCs - Analog to Digital Converters
Tipo de referencia: Internal
SFDR - Rango dinámico libre de espurios: 82 dBc
Apagado: No Shutdown
SINAD - Relación señal a ruido y distorsión: 68.7 dB
Cantidad de empaque de fábrica: 2000
Subcategoría: Data Converter ICs
THD - Distorsión armónica total: 80 dBc
Tipo: Automotive
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390030
ECCN:
EAR99

ADC342x/ADC342x-Q1 Quad-Channel 12-Bit ADCs

Texas Instruments ADC342x/ADC342x-Q1 Quad-Channel 12-Bit Analog-to-Digital Converters are a high-linearity, ultra-low power, quad-channel, 12-bit, 25-MSPS to 125-MSPS, analog-to-digital converters (ADCs). The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The ADC342x supports serial low-voltage differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 12-bit output data from each channel. The ADC342x-Q1 devices are AEC-Q100 qualified for automotive applications.

Convertidores de señal analógica a digital (ADC) de 12/14 bits de alta velocidad ADC3x

Texas Instrument ADC3x High-Speed 12/14-Bit Analog-to Digital Converters are a high-linearity, ultra-low power, dual-channel, 12 or 14-bit, 25-MSPS to 125-MSPS, analog-to-digital converters (ADCs). These devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The ADC3x supports serial low-voltage differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 12 or 14-bit output data from each channel.
Learn More