LMK5C33414ARGCT

Texas Instruments
595-LMK5C33414ARGCT
LMK5C33414ARGCT

Fabricante:

Descripción:
Sintetizador de reloj / depurador de fluctuación Three DPLL three AP LL four-input and 1

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 204

Existencias:
204 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
18 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$61.83 $61.83
$50.98 $509.80
$48.48 $1,212.00
$45.29 $4,529.00
$40.00 $10,000.00

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Sintetizador de reloj / depurador de fluctuación
RoHS:  
14 Output
1.25 GHz
HSCL, HSDS/ LVPECL, LVCMOS, LVDS
HCSL, LVCMOS, LVDS, LVPECL, XTAL
VQFN-64
200 MHz, 800 MHz
3.135 V
3.465 V
- 40 C
+ 105 C
LMK5C33414A
SMD/SMT
Marca: Texas Instruments
Sensibles a la humedad: Yes
Corriente de suministro operativa: 850 mA, 965 mA, 1.085 A
Producto: Clock Jitter Cleaners / Synchronizers
Tipo de producto: Clock Synthesizers / Jitter Cleaners
Cantidad de empaque de fábrica: 250
Subcategoría: Clock & Timer ICs
Tipo: Network Synchronizer and Jitter Cleaner
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CNHTS:
8542399000
CAHTS:
8542310000
USHTS:
8542310030
ECCN:
EAR99

LMK5C33414A High-Performance Network Synchronizer

Texas Instruments LMK5C33414A High-Performance Network Synchronizer includes a jitter cleaner designed to meet stringent wireless communications and infrastructure application requirements. The network synchronizer integrates three DPLLs to provide hitless jitter and switching attenuation with programmable loop bandwidth and no external loop filters. This feature maximizes the flexibility and ease of use of the device. Each DPLL phase locks a paired APLL to a reference input.