A3T2GF30CBF-JRL

Zentel Japan
155-A3T2GF30CBF-JRL
A3T2GF30CBF-JRL

Fabricante:

Descripción:
DRAM DDR3L 2Gb, 256Mx8, 2133 at CL14, 1.35V, FBGA-78

Hoja de datos:
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.
Más información
Conozca más sobre Zentel Japan A3T2GF30CBF-JRL

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
12 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 2420   Múltiples: 2420
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$11.49 $27,805.80

Atributo del producto Valor de atributo Seleccionar atributo
Zentel Japan
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR3L
2 Gbit
8 bit
1.066 GHz
FPGA-78
256 M x 8
1.283 V
1.45 V
0 C
+ 95 C
DDR3L
Tray
Marca: Zentel Japan
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 2420
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 65 mA
Nombre comercial: Zentel Japan
Peso de la unidad: 149 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Hoja de datos

Códigos de cumplimiento
USHTS:
8542320036
ECCN:
EAR99
Clasificaciones de origen
País de origen:
Taiwán
País de origen del ensamblaje:
No disponible
País de difusión:
No disponible
El país está sujeto a cambios en el momento del envío.

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de ayuda.
Si tiene preguntas sobre un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, comuníquese con nosotros al 800-346-6873 o envíe un correo electrónico a help@mouser.com.